


(54) OSCILLATION CIRCUIT

(11) 3-18106 (A) (43) 25.1.1991 (19) JP
 (21) Appl. No. 64-152905 (22) 14.6.1989
 (71) FUJITSU LTD(1) (72) MINORU MIYAMA(1)
 (51) Int. Cl. H03B5/04, H03B5/12

PURPOSE: To suppress the entry of noise from a power source circuit, and to suppress an increase in current consumption at the time of oscillation and improve a transmission level by supplying a constant voltage from a DC power source to the base of a transistor(TR) and a constant current from a constant current circuit to the emitter.

CONSTITUTION: When the DC power source V_{cc} supplies the constant voltage to the base of the TR_3 , for oscillation through a constant voltage circuit 9, the noise is prevented from entering the power source V_{cc} from another circuit on the same substrate. Consequently, the S/N and C/N of the high-frequency output signal of the TR_3 are improved and the variation in oscillation frequency due to variation of the power source V_{cc} is reduced. Further, the current is supplied from the constant current circuit 10 to the emitter of the TR_3 , so the current consumption of the TR_3 becomes constant and the constant current circuit 10 has high impedance to the high-frequency output current of the TR_3 , so the oscillation level of the TR_3 can be improved.




a: principle explanation diagram of this invention

(54) VOLTAGE-CONTROLLED OSCILLATOR

(11) 3-18107 (A) (43) 25.1.1991 (19) JP
 (21) Appl. No. 64-150591 (22) 15.6.1989
 (71) OKI ELECTRIC IND CO LTD (72) MASARU SATO(4)
 (51) Int. Cl. H03B5/18

PURPOSE: To obtain a stable oscillation frequency without providing any stabilized power unit by providing a strip line between the emitter of a transistor(TR) and the emitter side end of a capacitor connected between its base and emitter.

CONSTITUTION: The voltage-controlled oscillator consisting of a Colpitts type oscillation circuit varies in oscillation frequency when a source voltage V_{cc} supplied to its oscillation part varies. For the purpose, a strip line inductor L_2 is connected in series between the emitter side of the capacitor C_2 connected between the base and emitter of the TR Q_1 and the emitter of the TR Q_1 . Then the variation in the oscillation frequency due to the variation in the power source voltage V_{cc} can be suppressed small by adjusting the length of the inductor L_2 . Thus, the stable oscillation frequency is obtained without providing any stabilized power source.




(54) TRANSMISSION POWER CONTROL CIRCUIT

(11) 3-18108 (A) (43) 25.1.1991 (19) JP
 (21) Appl. No. 64-152768 (22) 15.6.1989
 (71) FUJITSU LTD (72) EIICHI HIRAYAMA
 (51) Int. Cl. H03G3/30, H04B1/04

PURPOSE: To eliminate an excessive output at the time inputting a signal and turning on a power source and to maintain the quality of a line by adding the output of a constant voltage to the output of a DC amplifier in opposite-polarity relation by an adder at all times, and increasing the attenuation quantity of a variable attenuator by a constant value.

CONSTITUTION: A detector 4 detects the output level and the DC amplifier amplifies the difference from a reference value to obtain an output V_1 . The adding circuit 6 adds this output V_1 and the output V_2 of the constant voltage circuit 7 in opposite-polarity relation at all times. Namely, this addition is opposite-polarity subtraction for increasing the attenuation quantity of the variable attenuator 2 by the constant value. Therefore, even when the difference between the output V_2 of the constant voltage circuit 7 and the output V_1 of the DC amplifier 5 is minimum, the attenuator 2 provides an input signal with the corresponding attenuation quantity to hold the constant output level. A temperature compensating circuit 8 which decreases an output current in case of a temperature rise is provided on the output side of the constant voltage circuit 7 to minimize the control range of the level irrelevantly to temperature.



⑫ 公開特許公報 (A) 平3-18106

⑬ Int.Cl.⁵
H 03 B 5/04
5/12識別記号
G Z
府内整理番号
8731-5 J
8731-5 J

⑭ 公開 平成3年(1991)1月25日

審査請求 未請求 請求項の数 1 (全7頁)

⑮ 発明の名称 発振回路

⑯ 特 願 平1-152905
⑰ 出 願 平1(1989)6月14日⑱ 発明者 深山 実 愛知県春日井市高蔵寺町2丁目1844番2 富士通バイエル
エスアイ株式会社内⑲ 発明者 秋山 岳洋 愛知県春日井市高蔵寺町2丁目1844番2 富士通バイエル
エスアイ株式会社内

⑳ 出願人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

㉑ 出願人 富士通バイエルエスアイ株式会社 愛知県春日井市高蔵寺町2丁目1844番2

㉒ 代理人 弁理士 井桁 貞一 外2名

明細書

1. 発明の名称

発振回路

2. 特許請求の範囲

1. 発振用トランジスタ (T13) にインダクタ (L) 及びキャパシタ (C) を接続し、その発振用トランジスタのベース及びコレクタに直流電源 (Vcc) を接続することによりそのインダクタ (L) 及びキャパシタ (C) の定数に基づく所定の周波数で発振する発振回路であって、

前記発振用トランジスタ (T13) のベースには直流電源 (Vcc) から定電圧回路 (9) を介して定電圧を供給し、発振用トランジスタ (T13) のエミッタには定電流回路 (10) を接続したことを持つとする発振回路。

3. 発明の詳細な説明

【概要】

モノリシック集積回路内に形成される発振回路に關し、

モノリシック集積回路内に納めても S/N 比、 C/N 比に優れ、発振時の消費電流の増大を抑えながら発振レベルの向上を図り、共通基板内に形成される他のデジタル回路からの電源を介したノイズの侵入を抑制可能とする発振回路を提供することを目的とし、

発振用トランジスタにインダクタ及びキャパシタを接続し、その発振用トランジスタのベース及びコレクタに直流電源を接続することによりそのインダクタ及びキャパシタの定数に基づく所定の周波数で発振する発振回路であって、前記発振用トランジスタのベースには直流電源から定電圧回路を介して定電圧を供給し、発振用トランジスタのエミッタには定電流回路を接続して構成する。

【産業上の利用分野】

この発明はモノリシック集積回路内に形成される発振回路に関するものである。

自動車電話、コードレス電話等の通信機器では近年小形化及び低消費電力化を図るために、電子回路部のIC化が進んでいる。このような通信機器ではそのIC化が最も遅れている開回路についてもその小形化及び低消費電力化が要請されている。

【従来の技術】

上記のような通信機器の開回路に使用されるコルピツ発振回路は所要の特性を備えた電子部品で所定の発振回路がディスクリートで構成され、S/N比、あるいは発振レベル等の諸特性を満足させていた。しかし、このようなディスクリート構成のコルピツ発振回路では小形化及び低消費電力化を図ることが困難であるため、この発振回路をIC化してモノリシック集積回路内に納める方策が検討されている。

【発明が解決しようとする課題】

上記のようにコルピツ発振回路をIC化して

なく、この結果トランジスタTr10はQ特性の誤差に基く高周波電流のバラつきにも対応できるようなディメンジョンで設計する必要があり、高集積化を図る上でその難容となる。また、消費電流とQ特性の誤差により大きくバラつくため、製品仕様として規格化することが困難である。

(3) アナログ回路であるコルピツ発振回路とPLSレシシングセイザ回路等の他のデジタル回路及びアナログ回路とを共通基板上に形成して電源を共用すると、そのデジタル回路からのノイズが出力信号に混入する。

この発明の目的は、上記のような問題点を解決することにより、モノリシック集積回路内に納めてもS/N比、C/N比に優れ、発振時の消費電流の増大を抑えながら発振レベルの向上を図り、共通基板内に形成される他のデジタル回路からの電波を介したノイズの侵入を抑制可能とする発振回路を提供するにある。

【課題を解決するための手段】

モノリシック集積回路内に納めようすると次に示すような問題点が生ずる。

(1) 第9図に示すように、基板回路内に形成されるトランジスタのNF(ノイズ・フィギュア)指数F1はディスクリート回路で使用される单品トランジスタのNF指数F2に対し約2dB劣っているため、ディスクリート構成のコルピツ発振回路の回路構成を集積回路内でIC化するとS/N比及びC/N比が低下する。

(2) 第10図に示すようなコルピツ発振回路の基本回路において、基発振時にはコンデンサC10、C11及びコイルL10からなる共振回路が高インピーダンス状態となってトランジスタTr10にはそのベース・エミッタ間電圧に基く直流通電流が流れが、この回路が発振状態となるとトランジスタTr10と共振回路との間に働く作用によりコレクタ・エミッタ間に大きな高周波電流が流れ消費電流が増大する。この高周波電流の大きさは共振回路のQ特性に基いて決定されるが、共振回路のQ特性を厳密に設定することは容易では

第1図はこの発明の原理説明図である。すなわち、発振用トランジスタTr3にインダクタL3及びキャパシタCを接続して発振回路が構成され、その発振回路は発振用トランジスタのベース及びコレクタに直流通電源を接続することによりインダクタL3及びキャパシタCの定数に基づく所定の周波数で発振する。そして、前記発振用トランジスタTr3のベースには直流通電源Vccから定電圧回路9を介して定電圧が供給され、発振用トランジスタTr3のエミッタには定電流回路10が接続されている。

【作用】

定電圧回路9により発振用トランジスタTr3のベースには直流通電源Vccを介した他の回路からのノイズの混入が防止され、定電流回路10により発振用トランジスタTr3の消費電流は一定となる。また、定電流回路10は発振用トランジスタTr3の高周波出力電流に対し高インピーダンスとなるため、発振用トランジスタTr3の出力レベルが向

上する。

【実施例】

以下、この発明を具体化した一実施例を第2図及び第3図に従って説明する。

第3図に示すように、モノリシック集積回路が形成される基板1には例えば自動車電話の両側回路を構成するP.L.S.I.回路2とそのP.L.S.I.回路2に基準周波数を出力するコルピッタ発振回路3とが形成されている。そのP.L.S.I.回路2はP.L.S.I.演算部4、位相比較器5、チャージポンプ6から構成され、P.L.S.I.演算部4及び位相比較器5はデジタル回路で構成され、チャージポンプ6はアナログ回路で構成されている。そして、コルピッタ発振回路3はアナログ出力であるチャージポンプ6の出力を外部のL.P.F.（ローパスフィルタ）により直流電圧に変換された制御電圧により発振周波数を変化するVCO（電圧制御発振器）として構成され、そのコルピッタ発振回路3及びP.L.S.I.回路2

回路2の各回路には共通の電源配線8から電源Vccが供給されている。

次に、前記コルピッタ発振回路3の構成を第2図に従って説明すると、定電圧回路9はP.L.S.I.回路2を構成する各回路から電源Vccに混入する低周波ノイズを除去してトランジスタT11、T13のベースに直流電圧を出力する。トランジスタT11のコレクタは電源Vccに接続され、エミッタはトランジスタT12のコレクタ及びペースに接続され、トランジスタT12のエミッタは抵抗R1を介して接地されている。従って、トランジスタT11、T12のコレクタ電流は定電流となり、トランジスタT12のコレクタは定電圧を出力する。

トランジスタT13のベースはコンデンサC1を介して接地され、かつそのベース側をカソードとしたダイオードD1を介して接地されている。

発振用トランジスタを構成するトランジスタT13のコレクタはコイルL1と抵抗R2との並列回路を介して電源Vccに接続され、コイルL2と容量可変ダイオードD4との並列回路を介して接地

されている。また、コレクタ・エミッタ間にコンデンサC3が接続され、エミッタはコンデンサC4を介して接地されるとともに、コンデンサC5を介してトランジスタT15のベースに接続されている。そして、コイルL1は電源VccからトランジスタT13に流れるコレクタ電流から高周波成分を除去する作用をなし、コレクタはコイルL2及びダイオードD1を介してベースに接続され、ベース・エミッタはコンデンサC1、C4を介して接地される。従って、トランジスタT13はペース及びコレクタに供給される定電圧に基いて前記第10図に示す発振回路と同様な作用をなす。なお、容量可変ダイオードD4はこの発振回路の発振周波数を電圧により可変するものであり、そのカソード側を制御電圧の入力端子とし、電圧の変化による容量変化を発振周波数の変化に利用することでVCOを構成している。また、コンデンサC5はトランジスタT13の出力信号から直流成分を除去する。

トランジスタT14のコレクタは前記トランジ

タT13のエミッタに接続され、同トランジスタT14のエミッタは抵抗R3を介して接地されている。そして、トランジスタT14のベースには前記トランジスタT11、T12の動作に基く定電圧が印加されて内トランジスタT14のコレクタ電流は定電流となる。従って、トランジスタT14はトランジスタT13の高周波出力電流に対し高インピーダンスとなる。なお、トランジスタT14のベースには前記トランジスタT13と同様にダイオードD2が接続されてそのベースに混入する高周波ノイズを除去するようになっている。

トランジスタT15はトランジスタT13に対するバッファアンプとして動作するものである。そして、トランジスタT15のベースは抵抗R4を介して電源Vccに接続され、コレクタはコイルL3を介して電源Vccに接続されるとともに出力コンデンサC6を介して出力端子Toutに接続されている。

トランジスタT15のエミッタはトランジスタT16のコレクタに接続され、トランジスタT16のエ

ミッタは抵抗R5を介して接地され、ベースは前記トランジスタTf2のコレクタから直流通路が供給されている。従って、トランジスタTf6はトランジスタTf5に対する定電圧源となっている。

なお、この発振回路を構成するコンデンサC1、C2、C3、C4、C6と、コイルL1、L2、L3及び抵抗R2は外付け部品であり、この基板1外で当該部品が接続される。

さて、上記のようにP-Lシリンセサイザ回路2と同一基板1上に形成されたコルビッツ発振回路では、発振用トランジスタTf3のベースには電源Vccから定電圧回路を介して定電圧が供給されるため、同一基板1上に形成される他の回路から電源Vccに流入するノイズがこの定電圧回路9で除去され、この結果トランジスタTf3の高周波出力信号のS/N比及びC/N比が向上するとともに、電源Vccの変動による発振周波数の変動も低減される。

また、トランジスタTf3のエミッタには定電圧源を構成するトランジスタTf4が接続されている

ので、トランジスタTf3の発振時における消費電流の増大は防止される。従って、消費電流の規格化が可能となる。さらに、トランジスタTf4はトランジスタTf3の高周波出力電流に対し高インピーダンスとなるので、トランジスタTf3の出力電流のうち直流通路はトランジスタTf4のコレクタ電流として流れ、高周波成分はトランジスタTf5に出力される。従って、トランジスタTf3の高周波出力電流が抵抗R3に流れることによる損失が防止され、出力レベルが向上する。

また、この発明は次に示す態様で実施しても同様な効果を得ることができる。

イ) 諸記実施例では発振用トランジスタTf3の出力信号はコンデンサC5を介してバッファアンプを構成するトランジスタTf5のベースに出力されているが、第4図に示すように抵抗R6を介して出力することにする。あるいは第5図に示すようにそれらを省略すること。

ロ) 第6図に示すように、発振用トランジスタTf3のエミッタとトランジスタTf4のコレクタと

の間に抵抗R7を挿入すること。

ハ) 第7図に示すように、第6図に示す抵抗R7に替えてコイルL4を挿入すること。

ニ) 第8図に示すように、発振用トランジスタTf3の出力信号をバッファアンプを構成するトランジスタTf5のエミッタに出力し、内トランジスタTf5はベース接地とすること。

また、前記実施例ではコンデンサC1、C2、C3、C4、C6と、コイルL1、L2、L3及び抵抗R2は外付けとしているが、これらを基板1内に内蔵したとしても本発明の旨旨に含まれることは明らかである。

【発明の効果】

以上詳述したように、この発明による発振回路はモリニック共振回路内に納めてもS/N比、C/N比に優れ、発振時の消費電流の増大を抑えながら発振レベルを向上させることができ、かつ共通基板内に形成される他のデジタル回路からの電源を介したノイズの侵入を抑制することができ

る優れた効果を発揮する。

4. 図面の簡単な説明

第1図はこの発明の原理説明図。

第2図はこの発明の実施例のコルビッツ発振回路を示す回路図。

第3図はそのコルビッツ発振回路が形成されるモリニック共振回路の基板を示す概念図。

第4図～第8図はこの発明の実施例の変形例を示す概念図。

第9図は単品トランジスタと共振回路内のトランジスタのN/P接合を示すグラフ図。

第10図はコルビッツ発振回路の基本回路を示す回路図である。

図中、

Tf3は発振用トランジスタ、

L3はインダクタ、

C3はキャパシタ、

R3は定電圧回路、

10は定電流回路である。


代理人 井理士

井石 貞一




第1図






本発明の基準振盪器



第3図


この実施例の実験回路板を示す基盤回路



第2図
本発明の実施例の回路図第4図
本発明の実施例の変形例を示す回路図第6図
本発明の実施例の変形例を示す回路図第5図
本発明の実施例の変形例を示す回路図第7図
本発明の実施例の変形例を示す回路図


第8図

本発明の実施例の電気回路を示す回路図



第10図

コルビッヒ型電気回路の基本回路図



第9図

基板トランジスタと多層印製内のトランジスタのNF値を示すグラフ

